Программная платформа для прогнозирования влияния технологических отклонений, возникающих в процессе фотолитографии, на электрические характеристики микроэлектронных устройств. Решение позволяет еще на этапе проектирования оценивать влияние производственных вариаций на параметры транзисторов и оптимизировать технологический процесс без изготовления большого числа опытных образцов.

Платформа предоставляет инструменты для проведения исследований влияния неровностей краев топологических элементов (Line Edge Roughness, LER) на характеристики интегральных схем, а также для анализа влияния технологических режимов и параметров фотолитографии на возникновение и изменение этих неровностей. Это позволяет выявлять критические факторы технологического процесса и разрабатывать подходы к снижению уровня дефектов.

Кроме того, платформа может использоваться в научных исследованиях для моделирования и изучения физических процессов, протекающих в современных микро- и наноэлектронных структурах, разработки и тестирования новых технологических подходов, исследования предельных масштабов миниатюризации элементов интегральных схем, а также создания и оптимизации перспективных архитектур электронных устройств.

Применение платформы способствует снижению затрат на разработку, сокращению сроков вывода продукции на рынок, уменьшению процента брака и повышению надежности микроэлектронных изделий.

На страницу проекта